Сторона монтажа

Сторона пайки

№

Сигнал

Значение

№

Сигнал

Значение

A1

I/O CH CK

Контроль канала ввода-вывода

B1

GND

Земля

A2

D7

Линия данных 8

B2

RES DRV

Сигнал Reset

A3

D6

Линия данных 7

B3

+5V

+5В

A4

D5

Линия данных 6

B4

IRQ2

Запрос прерывания 2

A5

D4

Линия данных 5

B5

-5V

-5В

A6

D3

Линия данных 4

B6

DRQ2

Запрос DMA 2

A7

D2

Линия данных 3

B7

-12V

-12В

A8

D1

Линия данных 2

B8

RES

Зарезервировано

A9

D0

Линия данных 1

B9

+12V

+12В

A10

I/O CN RDY

Контроль готовности канала ввода-вывода

B10

GND

Земля

A11

AEN

Adress Enable, контроль за шиной при CPU и DMA-контроллере

B11

MEMW

Данные записываются в память

A12

A19

Адресная линия 20

B12

MEMR

Данные считываются из памяти

A13

A18

Адресная линия 19

B13

IOW

Данные записываются в I/O порт

A14

A17

Адресная линия 18

B14

IOR

Данные читаются из I/O порта

A15

A16

Адресная линия 17

B15

DACK3

DMA-Acknowledge (подтверждение) 3

A16

A15

Адресная линия 16

B16

DRQ3

Запрос DMA 3

A17

A14

Адресная линия 15

B17

DACK1

DMA-Acknowledge (подтверждение) 1

A18

A13

Адресная линия 14

B18

IRQ1

Запрос прерывания 1

A19

A12

Адресная линия 13

B19

REFRESH

Регенерация памяти

A20

A11

Адресная линия 12

B20

CLC

Системный такт 4,77 МГц

A21

A10

Адресная линия 11

B21

IRQ7

Запрос прерывания 7

A22

A9

Адресная линия 10

B22

IRQ6

Запрос прерывания 6

A23

A8

Адресная линия 9

B23

IRQ5

Запрос прерывания 5

A24

A7

Адресная линия 8

B24

IRQ4

Запрос прерывания 4

A25

A6

Адресная линия 7

B25

IRQ3

Запрос прерывания 3

A26

A5

Адресная линия 6

B26

DACK2

DMA-Acknowledge (подтверждение) 2

A27

A4

Адресная линия 5

B27

T/C

Terminal Count, сигнализирует конец DMA-трансформации

A28

A3

Адресная линия 4

B28

ALE

Adress Latch Enabled, расстыковка адрес/данные

A29

A2

Адресная линия 3

B29

+5V

+5В

A30

A1

Адресная линия 2

B30

OSC

Частота тактового генератора 14,31818 МГц

A31

A0

Адресная линия 1

B31

GND

Земля